Metal-Semiconductor Junctions

Metal-Semiconductor Junction

• Anderson Model
  

  

  • 반도체의 Conduction Band와, 금속의 페르미 준위 $E_{FM}$ 사이의 차이는 접합 이후에도 일정하게 유지
  • 금속-반도체 접합 시, 금속의 페르미 준위가 반도체보다 낮으므로 반도체 측 전자는 금속 쪽으로 이동
  • 접합 근처의 Donor가 이온화되면서 Depletion Region 형성
    

    

    • 금속 쪽의 Depletion Region은 매우 얇아서 $\delta(x)$함수의 형태로 형성

• 금속과 반도체의 Work function $\Psi_M,\ \Psi_S$의 차이가 접합 이후의 Band Diagram 결정
  

  

  • $\Psi_M=\Psi_S$ : Step 형태로 Band 형성
  • $\Psi_M>\Psi_S$ : 반도체 측 전자 이동으로 인해 반도체 Conduction Bands가 감소하는 형태로 Band Bending
    • 금속 측에 +, 반도체 측에 -를 걸어주면 potential barrier가 낮아지면서 전류가 잘 통하는 상태가 되어, Rectifier Junction 상태가 됨
  • $\Psi_M>\Psi_S$ : 금속의 전자가 반도체 측으로 이동하면서 Conduction Band가 증가하는 형태로 Band Bending
    • Band Bending에 의해 전자가 이동하기 쉬운 형태가 되었으므로, 이 상태를 Ohmic Contact라고 함

• Work Function $q\Psi$ = 진공 준위 - 금속(반도체)의 페르미 준위
• Electron Affinity $q\chi$ = 진공 준위 - 반도체 전도대 준위
• Anderson Model (electron affinity model) : 전자 친화도 차이 - $q\Psi_M-q\chi$는 일정
• 전자는 페르미 준위가 높은 쪽 > 낮은 쪽으로 이동
  • 금속 측의 페르미 준위가 낮은 경우 : Schottky Contact - 정방향 전압일 때만 전류가 흐름
  • 반도체 측의 페르미 준위가 낮은 경우 : Ohmic Contact - 전류가 전압 방향과 무관하게 흐름
• p-type 반도체에서는 반대로 형성
  • $\Psi_M>\Psi_S$일 때 가전대 Hole이 이동하여 Rectifier Junction 형성
  • $\Psi_M<\Psi_S$일 때 금속 hole이 가전대로 이동하여 Ohmic Contact 형성

• Interface Charge model
  

  

  • 실제로 Anderson Model에 기반하여 접합 설계 시 오차 존재
  • 반도체-금속 접점에서 델타함수 형태로 전하량의 차이가 존재한다고 가정 : Interface Dipole Charge
  • n-type 기준 금속 측에 +, 반도체 측에 - charge 존재
  • dipole charge - impulse field - step potential
  • 물질마다 오차가 각각 달라 실제 설계 적용에 문제 존재

• Silicide
  • 실리콘에 몰리브덴을 열처리하여 생성한 물질
  • 물리/화학적 특성은 실리콘, 전기적 특성은 몰리브덴과 유사하게 반응
  • Anderson Model의 문제점인 표면에서의 오차 문제를 어느 정도 완화되었으나, 오차는 여전히 존재

• Schottky Contact의 Barrier 높이 측정
  

  

  • C-V Measure Technique 사용
  • $W_{dep}=\sqrt{\frac{2\epsilon(\phi_{BI}-V_A)}{qN_D}}$
  • $C_{dep}=\frac{\epsilon A}{W_{dep}}$이므로
    $[\frac{A}{C_{dep}}]^2=\frac{2}{\epsilon qN_D}(\phi_{BI}-V_A)$
  • $\phi_{bn}=\phi_{bi}-\frac{E_C-E_F}{q}=\phi_{bi}+V_Tln(\frac{N_C}{N_D})$

• Anderson Model의 문제 해결을 위한 최근 근황
  

  

  
  

  

  • Band 차이에 접합하는 두 물질 간의 평균 Potential 차이 역시 반영

Schottky Diode I-V Characteristics

• Schottky Contact에서 캐리어가 이동하는 방식

  • Field Emission : 터널링 효과에 의한 이동
  • Thermonic Field Emission : 열에너지로 인해 Potential 상승 후 터널링
  • Thermonic Emission : Potential Barrier 이상의 열에너지를 받아 이동
  • Diffusion-Drift
    • Majority Carrier : Potential Barrier를 넘어간 캐리어의 전류 형성
    • Minority Carrier : injection에 의한 전류 형성

• Majority Carrier Movement

  • Zero Bias
    • Metal과 Semiconductor 사이를 흐르는 전류가 동일
  • Reverse Bias
    • $qV_A$만큼의 Potential Barrier 형성
    • Semiconductor > Metal로 흐르는 전류가 감소, 제한된 작은 전류만 흐름
  • Forward Bias : Potential Barrier가 낮아져 Semiconductor > Metal 방향으로 전류가 크게 흐름

• Minority Carrier Movement

  • Reverse Bias : Semiconductor > Metal 방향으로의 Diffusion-Drift 증가
  • Forward Bias : Metal > Semiconductor 방향으로 캐리어 이동이 증가하나, 전류 영향은 거의 없음

Ohmic Contact

• Ideal Ohmic Contact I-V : $R_C=dV/dI(\Omega\cdot cm^2)$
  

  

• 실제 Ohmic Contact : 전류가 많이 흐르면 저항값이 감소, 적게 흐를수록 증가
• Ohmic Contact의 형성
  • Tunneling Ohmic Contact : Metal 준위를 높게 설정, Rectifying Contact에서 도핑 농도를 증가시켜 터널링 유도
  • Ohmic Contact : Metal보다 Semiconductor 준위를 낮게 설정

• Tunneling Ohmic Contact
  • $R_C\equiv[\frac{dJ}{dV}]^{-1}=\frac{kC}{qAT}exp[\frac{q\phi_b}{E_0}]$
  • $E_0\propto\sqrt{N},\ \frac{1}{\sqrt{m_t^*}},\ R_C\propto q\phi_b$ : Barrier, 도핑 농도, 유효질량에 의해 저항 결정

Switching of pn Diodes

• Swiching : 다이오드에 인가되는 전압이 정/역방향으로 바뀔 때 전류가 통하거나, 그렇지 않은 상태가 되어 스위치처럼 동작
  • Depletion width, minority carrier 농도 변화
  • turn-off transient
    • forward > reverse 상태로 변화하는 과정
    • switching speed의 결정 요인
  • turn-on transient
    • zero(reverse) > forward 상태로 변화하는 과정
    • turn-off transient보다 빠르게 동작

Turn-off Transient

• turn on : Forward Voltage 인가, $I=I_F=\frac{V_F-V_{D, on}}{R}$
• turn off
  • Reverse Voltage 인가 : $I_F=-I_R=\frac{V_{D, on}-V_R}{R}\ (0<t<t_s)$
    

    

    • Storage Delay time $t_s$ : 다이오드에 인가되었던 $V_{D, on}$전압이 감소하여 ( - )가 될때까지의 시간, 역방향 전류가 일정한 값을 유지하는 시간
  • turn off transient : 역방향 전류 크기가 감소
    • Reverse Recovery Time $t_{rr}$ : 역방향 전류 $-I_R$의 10%까지 감소하는데 걸리는 시간
    • Recovery time $t_r=t_{rr}-t_s$

• switching delay의 원인 : minority carrier 농도가 turn on 상태에서 turn off상태로 변화하기까지의 시간 지연
• Storage Delay time : turn-off 상태로 변화하면, minority carrier인 p-type 내 전자, n-type 내 정공이 빠져나가는 데 걸리는 시간
• minority carrier의 감소 원리 : reverse, recombination
  • reverse current : 매우 빠르게 동작하지만, $V_R/R_R$로 전류가 제한
  • recombination current : 완료되는데 lifetime $\tau$만큼의 시간 소모

• $x=0$부터 변곡점까지의 기울기 = $-I_R$
  • Storage Delay time 동안에는 Forward Bias와 같이 일정한 전류를 유지하면서 동작
  • minority carrier 농도는 계속해서 감소
• Storage Delay time은 Forward Bias, Reverse Bias 전류의 크기가 클수록 짧아지며, carrier lifetime이 짧을수록 짧아진다.

• Storage Delay Time $t_s$
  • $\frac{dQ_p}{dt}=i-\frac{Q_p}{\tau_p}$
  • Storage Delay Time 동안, $\frac{dQ_p}{dt}=-I_R-\frac{Q_p}{\tau_p}$
    $\rarr\frac{dQ_p}{I_R\tau_p+Q_p}=-\frac{dt}{\tau_p}$
  • (양변 적분) $ln[Q_p+I_R\tau_p]|^{t_s}_{0}=-\frac{t_s}{\tau_p}$
    $\rarr t_s=\tau_p ln[\frac{Q_P(0)+I_R\tau_p}{Q_p(t_s)+I_R\tau_p}]$
  • $Q_p(0)=I_F\tau$
  • $Q_p(t_s)=0$으로 가정 시, $t_s=\tau_p ln[1+\frac{I_F}{I_R}]$
    • $t_s\propto \tau_p,\ I_F,\ \frac{1}{I_S}$
    • exact equation : $t_s=\tau_p [erf^{-1}[\frac{1}{1+I_F/I_R}]^2]$

• 이상적인 다이오드 : Reverse Bias 즉시 전류 차단
• 우수한 다이오드 : step recovery ($t_s$ 이후 즉시 차단)
• Fast Recovery Diode
  • Au 도핑 : 에너지 밴드에 Trap 준위 추가 - 캐리어 recombination 증가, lifetime 감소
    • 단점 : reverse current 감소
  • short-base diode : Base가 짧아 p-n간 캐리어 이동이 매우 빠름
  • schottky diode : minority carrier effect가 없음 ($t_s$가 거의 없음)

Turn-on Transient

• reverse > forward bias
• 다이오드 양단 전압 : $V_{off}\rarr0\rarr V_{on}$
  • off에서 0으로는 거의 즉시 상승
  • on으로 상승하는데 지연 존재
• $Q_p(t=0)=0$, $V_a(t=0)=0$
  • $\frac{dQ_p}{dt}=I_F-\frac{Q_p}{\tau_p}$
    $\rarr\frac{dQ_p}{I_F\tau_p-Q_p}=\frac{dt}{\tau_p}$
  • (양변 적분) $-ln[I_F\tau_p-Q_p]|^{t}_{0}=\frac{t}{\tau_p}$
    $\therefore Q_p(t)=I_F\tau_p[1-e^{-t/\tau_p}]$
• $Q_p(t)=I_0\tau_p[e^{V_a(t)/V_T}-1]$에서
  • $V_a(t)=V_Tln[1+\frac{Q_p(t)}{I_0\tau_p}]=V_Tln[1+\frac{I_F(1-e^{-t/\tau_p})}{I_0}]$
  • $I_0$ : 다이오드 reverse saturation current

• $I_F,\ \tau_p$가 증가하면 transient 시간 증가
• 초반에 전압 대부분이 증가하고, 나머지 시간동안 전압이 느리게 증가

2. pn Admittance - Forward Bias

1. Forward-Bias Admittance

• $C=C_J+C_D$ : Depletion Capacitance + Diffusion Capacitance
  • $C_J$ : Depletion Width가 감소하면 $C_J$는 증가

• Forward Bias
  • Forward Bias가 인가되면 Minority Carrier 증가 : Minority Carrier의 응답은 Majority만큼 빠르지 않기 때문에, 전압 인가에 따른 위상차 존재
  • Forward Bias 인가 시 Minority Carrier에 의한 커패시턴스 성분 생성 (Diffusion Capacitance)
  • 위상차 성분 일부는 Conductance에 영향
  • $i(t)=(G+wC^{out})v_0coswt-wC^{in}v_0sinwt$

• $p^+n$ (p농도 > n농도) 접합의 경우
  • 고주파 Bias 인가 시 도핑 농도가 Bias를 중심으로 진동하는(위상차가 나타나는) 형태로 나타나게 됨

2. Admittance Relationships

• small signal에 의한 Diffusion Equation
  • $\frac{\partial\Delta p_n(x,t)}{\partial t}=D_P\frac{\partial^2\Delta p_n(x,t)}{\partial x^2}-\frac{\Delta p_n(x,t)}{\tau_p}$
• $\Delta p_n(x,t)=\overline{\Delta p_n(x)}+\tilde{p_n}(x,w)e^{jwt}$ 가정
  • $\overline{\Delta p_n(x)}$ : 도핑 농도 Bias
  • $\tilde{p_n}(x,w)e^{jwt}$ : AC 전압에 의한 진폭

• 가정한 해를 대입

  • $\frac{\partial\Delta p_n(x,t)}{\partial t}=jw\tilde{p_n}(x,w)e^{jwt}$
    $=D_P\frac{d^2\overline{\Delta p_n(x)}}{d x^2}+D_P\frac{d^2 \tilde{p_n}(x,w)e^{jwt}}{d x^2}-\frac{\overline{\Delta p_n(x)}}{\tau_p}-\frac{\tilde{p_n}(x,w)e^{jwt}}{\tau_p}$

  • DC : $D_P\frac{d^2\overline{\Delta p_n(x)}}{d x^2}-\frac{\overline{\Delta p_n(x)}}{\tau_p}=0$

  • AC : $jw\tilde{p_n}(x,w) = D_P\frac{d^2 \tilde{p_n}(x,w)}{d x^2}-\frac{\tilde{p_n}(x,w)}{\tau_p}$
    $\rarr D_P\frac{d^2 \tilde{p_n}(x,w)}{d x^2}-(jw+\frac{1}{\tau_p})\tilde{p_n}(x,w)=0$

    • $D_P\frac{d^2 \tilde{p_n}(x,w)}{d x^2}-\frac{\tilde{p_n}(x,w)}{\tau_p/(1+jw\tau_p)}$

• Boundary Condition
  • $\Delta p_n(x=\infty)=0$
  • $\Delta p_n(x=x_n)$ : Depletion Edge
    $=p_{n0}[e^{(V_A+v_a)/V_T}-1]\simeq p_{n0}[e^{V_A/V_T}(1+\frac{v_a}{V_T})-1]$
    $=\overline{\Delta p_n}(x=x_n)+\tilde{p_n}(x=x_n,w)$
  • $\overline{\Delta p_n}(x=x_n)=p_{n0}[e^{V_A/V_T}-1]\simeq\frac{n_i^2}{N_D}[e^{V_A/V_T}-1]$
  • $\tilde{p_n}(x=x_n,w)\simeq\frac{n_i^2}{N_D}e^{V_A/V_T}\frac{v_a(w)}{V_T}$

• Solution : Diffusion Current
  • DC : $\overline{\Delta p_n}(x)=p_{n0}[e^{V_A/V_T}-1]e^{-x/\sqrt{(D_P\tau_P)}}$
    • $I_{diff}=\frac{qAD_P}{L_P}p_{n0}[e^{V_A/V_T}-1]$
      $=qA\sqrt{\frac{D_P}{\tau_P}}p_{n0}[e^{V_A/V_T}-1]=I_0[e^{V_A/V_T}-1]$
  • AC : $\tilde{p_n}(x=x_n,w)=p_{n0}e^{V_A/V_T}\frac{v_a(w)}{V_T}e^{-x/\sqrt{D_P\tau_P/(1+jw\tau_p)}}$
    • $I_{diff}(w)=qA\sqrt{\frac{D_P(1+jw\tau_P)}{\tau_P}}p_{n0}e^{V_A/V_T}[V_a(w)/V_T]$
      $=I_0\sqrt{1+jw\tau_p}e^{V_A/V_T}\frac{V_A(w)}{V_T}$
      $=G_0\sqrt{1+jw\tau_p}V_A(w)$
    • $G_0=\frac{I_0}{V_T}e^{V_A/V_T}$

3. Forward-Bias Diffusion Admittance

• Small-signal Conducance : $Y_D=G_0\sqrt{1+jw\tau_p}$
  • $\sqrt{1+jw\tau_p}=x+jy$일 때,
    $x^2-y^2=1,\ 2xy=w\tau_p$
  • $x=[\frac{1+\sqrt{1+w^2\tau_p^2}}{2}]^{1/2},\ y=[\frac{\sqrt{1+w^2\tau_p^2}-1}{2}]^{1/2}$
• Diffusion Admittance : $Y_D=G_D+jwC_D$
  • $G_D=G_0[\frac{1+\sqrt{1+w^2\tau_p^2}}{2}]^{1/2}=\frac{G_0}{\sqrt{2}}[1+\sqrt{1+w^2\tau_p^2}]^{1/2}$
  • $C_D=\frac{C_0}{w}[\frac{\sqrt{w^2\tau_p^2-1}}{2}]^{1/2}=\frac{G_0}{\sqrt{2}w}[\sqrt{1+w^2\tau_p^2}-1]^{1/2}$

• 주파수가 일정 이하 ($w\tau_p<1$)일 때는 G, C가 일정하지만, 증가함에 따라 Diffusion에 의한 G는 증가, C는 감소

1. pn Admittance - Reverse Bias

1. Small-Signal

• p-n I-V 특성 : small-signal 분석 시 곡선 형태의 I-V특성은 거의 선형으로(= 저항처럼) 해석 가능
• 컨덕턴스 $g=i_d/v_d$

• p-n 다이오드의 내부 어드미턴스 : $Y=G+jwC$, $C=C_D+C_J$
• 컨덕턴스 $G=dI/dV=I_0exp[V/nV_T]/nV_T$
  • 역전압 인가 시 G는 0에 가깝게 감소
• 커패시턴스 $C=dQ/dV=C_J+C_D$
  • $C_D$ : Diffusion Capacitance
  • $C_J$ : Depletion Capacitance
• small signal $v_a(t)=v_0coswt$에 의한 다이오드 전류
  • $i(t)=Re[(G+jwC)v_0e^{jwt}]$
    $=Gv_0coswt-wCv_0sinwt$

2. Reverse-Bias Junction Capacitance

• Reverse Bias : Depletion Layer의 폭이 증가
  • 전압에 따라 변화하므로 $dQ/dV$ 변화 : 커패시턴스 형성
  • Quasi-Static approximation : 고주파 신호 인가 시 DC 신호를 가했을 때와 거의 유사한 Depletion Layer 형성
• Depletion-layer capacitance
  • Depletion Layer의 폭 변화를 전하량 변화로 고려
  • $C_J=dQ/dV=\frac{\epsilon_0\epsilon_rA}{W}$

3. C−V Relationships

• one-sided junction : p-n 비대칭 접합의 경우
  

  

  • 농도가 낮은 쪽 도핑은 $N_B=ax^m$ 그래프로 표현
  • 비대칭 step junction(m=0) : $W=[\frac{2\epsilon}{qN_B}(V_{BI}-V_A)]^{1/2}$
  • Linearly Graded junction(m=1) : $W=[\frac{12\epsilon}{qa}(V_{BI}-V_A)]^{1/3}$
  • $N_B=ax^m(m>-2)$ : $W=[\frac{(m+2))\epsilon}{qa}(V_{BI}-V_A)]^{1/(m+2)}$
• Depletion Capacitance : $C_J=\frac{\epsilon A}{W}=\frac{\epsilon A}{[\frac{(m+2))\epsilon}{qa}(V_{BI}-V_A)]^{1/(m+2)}}$
  • $C_J=\frac{C_{J0}}{[1-V_A/V_{BI}]^{1/(m+2)}}$
  • $C_{J0}$ : Bias ($V_A$)가 없을 때의 Depletion Capacitance
• Hyper abrupt junction ($m<0$)을 생성하는 이유
  • 커패시턴스 형성을 위해서는 Depletion Width 변화가 전압에 민감하게 변화해야 함
  • 도핑이 낮을수록 Depletion이 더 잘 형성
  • 접합에서 멀어질 수록 Depletion이 형성되기 어려움
  • 접합 근처에서는 도핑 농도가 높고, 멀어질수록 낮은 도핑 농도를 형성하기 위해 Hyper abrupt junction 형성, 더 정밀한 Capacitance 조절 가능

• Varator : 변화 가능한 리액터 혹은 커패시터
• $C_J=\frac{C_{J0}}{[1-V_A/V_{BI}]^{1/(m+2)}}$
• Tuning Range : 가해주는 전압에 따른 커패시터의 변화율
  • $V_{A1}\sim V_{A2}$ 범위로 변화 가능할 때
  • $TR=\frac{C_JV_{A1}}{C_JV_{A2}}=[\frac{V_{A1}}{V_{A2}}]^{1/(m+2)}$
  • TR값을 키우려면 m값이 감소하여야 함

4. C−V Characterization

• Doping Profile, Built-in Potential 측정
  • $C_J=\frac{A}{[\frac{2}{q\epsilon N_B}(V_{BI}-V_A)]^{1/2}}$에서
  • $\frac{1}{C_J^2}=\frac{2}{qA^2\epsilon N_B}(V_{BI}-V_A)$
  • C-V 기울기 : 도핑 농도 $N_B$, V축 교차점 : Built-in Potential
• 실제 다이오드에서 $C=C_J+C_P$이므로, $(C-C_P)^{-2}-V_A$그래프를 작성
  • 그래프가 선형으로 나타나는 $C_P$값을 찾아내어 그래프 작성
• Doping Profile : $N_B(x)=\frac{2}{q\epsilon A^2}[\frac{d}{dV_A}\frac{1}{C_J^2}]^{-1}$
  • Depletion Region의 형성이 제한되므로, 실제 C-V 측정 시에는 도핑된 소자를 etching하면서 C-V특성 측정
  • 농도가 급격하게 변화하는 경우 측정이 부정확할 수 있음
  • 미분연산으로 도핑을 계산하므로 노이즈에 민감

5. Reverse-Bias Conductance

• 이상적인 다이오드의 경우 (diffusion)
  • $G_0 = \frac{dI}{dV_A}=\frac{d}{dV_A}[I_0(e^{V_A/V_T}-1)]=\frac{1}{V_T}I_0e^{V_A/V_T}$
  • $V_A$가 Reverse Bias인 경우 exponential항에 의해 G는 0으로 수렴
• 실제 다이오드의 경우 (generation current)
  • $G_0 = \frac{d}{dV_A}[-\frac{qAn_i}{2\tau_0}W]=\frac{qAn_i/2\tau_0}{(m+2)(V_{BI}-V_A)}$
• Reverse-Bias Admittance
  • $Y=G_0+jwC_J$
    $=G_0(diff)+G_0(generation)+jwC_J$
    $\simeq jwC_J$
  • conductance보다 capacitance 영향이 주도적
• Forward Bias가 가해지면 Depletion capacitance 대비 Diffusion Capacitance 영향이 커지면서 계산값과 오차 발생

Computer Architecture

• CPU : 중앙 연산 장치, 마이크로프로세서의 일종
  • 마이크로프로세서 : 메모리에서 데이터를 읽어들여 명령어를 처리하는 IC
  • 명령어 자체는 외부(메모리)에 저장
• 메모리 : 명령어, 데이터가 저장됨
  • CPU와 메모리는 address, data, control의 3가지 bus로 통신한다.
  • address : 데이터가 저장된 주소
  • data : 해당 주소에 저장된 데이터
  • control : read / write 지정
  • 메모리의 크기는 address와 data의 곱
  • 한 주소에 접근하게 되면, 그 주소의 모든 데이터를 동시에 읽거나, 써야 한다.
• 이때 버스와 소자는 Tri-state buffer로 연결한다.
  • CPU-메모리 소자는 1:n으로 연결되는데, 만약 Tri-state가 아닌 경우 통신하는 임의 메모리가 아닌 다른 소자는 Ground되어, 통신 신호가 그쪽으로 빠져나갈 수 있다.
  • Tri-state off의 경우 Hi-Z상태로 되어 회로가 마치 분리된 듯한 상태가 되어, 통신하는 신호가 온전히 CPU로 전달될 수 있다.

• ROM
  • Read-Only Memory
  • CPU와의 연결 시 address bus, 단방향 data bus(ROM > CPU), read signal만 전송 가능한 control bus로 연결
  • ROM 제조시에 정보가 미리 저장됨
  • 비휘발성 : 전원을 꺼도 데이터가 보존됨
  • $2^n\times b$ ROM의 경우 n개의 address bus 입력을 받으면, b개의 data가 출력
  • ROM 내에는 디코더가 존재
    

    

    • n-bit address 신호를 받았을 때, ROM 내 주소에 저장되어있는 b개의 데이터 중 하나를 선택하여 bus로 출력
    • Combinational logic으로도 구현 가능하지만, 데이터가 많으면 과하게 회로가 복잡해지고, 사용해야 하는 트랜지스터 수도 비정상적으로 많아져 잘 쓰이지 않는다.
    • 실제로는 1bit당 트랜지스터 하나에 0/1을 인가하여 데이터 저장
      

      

    • 만약 위 8×4 ROM의 경우, 만약 000 주소신호를 주면 Y0 : 0100의 신호를 D3-D0 버스로 출력하게 된다.

ROM Application

• Multiplier
  • 주소 Bus의 입력은 a개의 multiplicand와 b개의 multiplier로 구성
  • ROM 내부에 (a+b) bit의 곱셈 테이블이 $2^{a+b}$ 크기만큼 저장
  • 테이블에는 a x b의 값이 각 주소에 맞게 저장
  • 만약 multiplicand에 1, multiplier에 2를 입력한다면, 테이블에서 출력되는 값은 2가 된다
    

    

  • 실제 회로에서, 곱셈기는 CPU와 연결된 다수 소자 중 하나일 것
    • address bus를 통해 지정된 주소값이 전달되면 곱셈기가 on이 된다.
    • data bus를 통해 곱셈기 입력을 넣어준다
    • 출력되는 곱셈값은 다시 data bus를 통해 CPU로 입력된다.
• Adder
  • multiplier와 같은 원리로 구성
  • ROM 내부에는 2개 addend의 합으로 구성되는 테이블이 존재

• 내부 ROM 구조
  • ROM의 구현 방식은 매우 다양하게 존재
  • 예시 : 다이오드를 이용한 ROM 회로
    

    

    • 디코더 출력이 Low로 나타나므로, 다이오드가 연결된 회선은 Low가 될 때 +5V 신호가 디코더쪽으로 빠져나간다.
    • 그 외에는 모두 High가 출력
    • 출력단 D쪽에 인버터가 연결되어 있으므로, 디코더가 low가 되는 Y5라인은 원래는 1101에서 0100으로 신호가 반전 출력된다.
    • 예시 : Transistor ROM 회로
      

      

      • 디코더에 high출력이 될 경우 트랜지스터가 on 상태로 변한다.
      • MOS에 의해 VDD신호는 그라운드로 들어가게 된다.
      • 즉 맨 윗줄의 경우 왼쪽부터 0010 신호가 된다.

• 2-Dimensional Decoder
  

  

  • ROM 내부의 디코더를 설계 시, 입력 크기가 커지면 그에 따라 디코더 출력이 지수적으로 증가
  • 만약 입력이 32개만 돼도, 출력은 약 4억개, 사실상 설계가 불가능한 회로이다.
  • 복잡한 디코더 설계를 위해, Address bus를 나누도록 설계
  • A0 ~ A6의 신호를 각 3, 4bit로 나누어 디코더와 MUX로 연결
  • A가 0010111이면, A6, 5, 4는 001신호가 연결, 디코더 1번출력만 유효
  • MUX로 1111 1110 1110 1000 신호 인가, inverting input이므로 0000 0001 0001 0111 이 들어옴
  • MUX에는 0111 신호가 입력되었으므로 7번째 입력이 출력
  • 그러므로 해당 2D decoder는 1을 출력한다.

• 상업용 롬 종류
  • Mask ROM
    • 반도체 설계 과정에서 NMOS/CMOS (or BJT) 설계 시 마스크를 이용하여 데이터 기록
    • 재기록 불가
    • 데이터 기록 시간 ( = 마스크 공정 시간 )이 오래 걸림
    • BJT ROM은 MOS 대비 밀도가 낮음
  • PROM (Programmable ROM)
    • BJT소자로 제작
    • 쓰는데 약 10~50us : 공정 생산 후 writer를 통해 강한 전류를 가해 데이터 저장
    • 재기록 불가
  • EPROM (Erasable PROM)
    • NMOS, CMOS로 제작
    • 자외선에 노출하여 정보를 지운 후 재기록 가능
  • EEPROM (Electrical EPROM)
    • NMOS로 제작
    • 역방향 전압을 가해 데이터 소거
    • 10,000 ~ 100,000회 재기록 가능
    • EPROM 대비 읽는 시간이 조금 더 김
      

      

    • 기록 : WE on, OE off + A(주소)
    • 출력 : WE off, OE on
  • Flash EPROM(플래시메모리)
    • EEPROM, 데이터를 특정 구획(블록) 단위로 소거

• ROM 내부 구조
  

  

  • ROW decoder / Colmun decoder : array에 저장된 주소 선택
  • CS : 칩 선택, 동작할 필요가 없을 때 off시켜 전력소모 경감 (Active 대비 1/10)
  • OE : 출력 enable

Static RAM (SRAM)

• RAM(Random Access Memory)
  • 읽기/쓰기 가능
  • 위치에 무관하게 읽고 쓰는 시간이 동일
  • ROM 역시 RAM의 일종이지만, 주 기능이 읽기이므로 RAM과는 구분
• SRAM(Static RAM)
  

  

  • 전력이 공급되는 동안만 정보가 저장
  • 1개 cell은 AND(컨트롤 신호에 따라 동작), D-Latch(정보 저장), 3-state buffet(컨트롤 신호에 따라 동작)으로 구성
• DRAM(Dynamic RAM)
  

  

  • 트랜지스터 + 커패시터 1개씩으로 구성되어 SRAM 대비 크기가 작음
  • word line : 주소 지정
  • bit line : 정보 지정
  • precharge : 0 상태에서 1 상태로 충전하기까지 걸리는 시간이 있으므로, 빠른 동작을 위해 중간 전압으로 bit line을 설정한다. 증폭기를 이용하여 전압이 약간만 상승해도 1 상태가 된 것으로 인식하여 빠르게 신호를 전환한다.
  • 커패시터 소자 주변에는 기생 저항/커패시터가 존재하기 때문에 동작에 따라 저장시켜둔 신호값이 휘발 > 주기적으로 refresh해주어야 함

SDRAM(Synchronous DRAM)

• decoder and latch : latch는 주소를 저장하여 처음 12bit를 저장 후, 나머지 10bit를 받아들여 12bit 주소 bus(A[11:0])을 통해서 총 22bit(4096 array) 주소에 접근 가능하도록 한다.
• mux and demux : 데이터를 출력할 때는 mux, 입력할때는 demux를 이용하여 데이터 column을 선택한다.
• 입력, 출력 refresh 등의 명령은 CMD 버스를 통해 명령어를 전달하여 동작을 지시하며, 같은 address를 row/column으로 나누어 지정 가능하기 때문에 일반 ROM/RAM 대비 같은 address line으로 더 큰 데이터 접근 가능
• 장점 : 주소 pin의 개수 감소, 클락에 맞추어 메모리에 2-step으로 간단히 접근(주소 입력 - 데이터 접근)

• Read Cycle
  • PRE : bit line을 precharge
  • ACTV : address bus의 row address 신호를 latch에 저장
    • PRE-to-ACTV delay : precharge가 완료되기까지 걸리는 시간
  • READ : coloumn address 신호를 이용하여 지정한 주소의 신호를 출력
    • RAS(Row Address Stroke)-to-CAS(Column Address Stroke) delay : 읽어들인 row address가 row latch에 모두 저장되기까지의 시간
    • CAS Latency : 데이터가 출력되기까지 걸리는 시간 (refresh과정 포함)
• Write Cycle : Read 대신 Write 신호를 입력
  • 입력 시 원하는 주소에만 부분적으로 쓸 때, 먼저 저장되어있던 데이터를 Column latch에 저장 후, 원하는 주소만 갱신한 뒤 해당 row에 덮어쓰는 방식으로 데이터 저장

• Burst Read/Write
  

  

  • 같은 Row에 대해 연속된 column은 RAM 내부에서 주소를 증가시키면서 한번에 읽기/쓰기 동작
  • single read/write 대비 clock 수 감소, 주소 계산 경감
• DDR(Double Data Rate) SDRAM
  • 신호를 더 빠르게 처리하기 위해 통상 rising edge때 동작하는 신호를, rising/falling 모두를 클록 기준으로 설정
  • burst mode에서 데이터가 이동하는 속도가 2배(명령 시간은 동일)

Example

• 키패드
  

  

  • CPU에서 디코더로 주소 신호를 주면 버튼을 인식할 row 선택
  • high가 된 row에서 버튼이 눌리게 되면 신호가 Data bus로 전달
    • low인 row는 버튼을 눌러도 인가 전압이 0V쪽으로 흘러 신호가 전달되지 않음
  • CPU는 처음 지정한 address와 나중에 들어온 data를 조합하여 좌표 확인
  • row의 전환 주기가 매우 짧아 키패드 전체를 확인 가능

주파수 응답

• RC LPF 회로
  

  

  • 커패시터의 리액턴스 $X_C=\frac{1}{jwC}$
  • 출력전압 $V_o=\frac{1}{jwRC}V_i$
    

    

  • 주파수가 증가함에 따라, Gain이 -3dB(혹은 $1/\sqrt{2}$)가 되는 지점을 차단주파수라고 한다.
  • $dB=20log|A_v|$
• Common Emitter with Load C
  

  

  • Gain $A_v=-g_m(R_C||X_C)=\frac{-g_mR_C}{1+jwR_CC}$
  • $w=\frac{1}{R_CC}$일 때 실수항 = 허수항이므로 $|A_V|=\frac{1}{\sqrt{2}}$
• 입-출력 모두 커패시터 존재시(Common Source)
  

  

  • 입력 임피던스 $R_i=(R_S||X_{Cin})=\frac{R_s}{1+jwR_sC_{in}}$
    $\rarr$차단주파수 $w_{in}=\frac{1}{R_sC_{in}}$
  • 출력 임피던스 $R_o=(R_D||X_{C_L})=\frac{R_D}{1+jwR_DC_L}$
    $\rarr$차단주파수 $w_{in}=\frac{1}{R_DC_{L}}$

Miller's Theorem

• 임의의 소자 $Z_F$의 양단의 Gain이 $A_v$일 때, 등가 소자로 나누어 해석 가능

  • $Z_1=\frac{Z_F}{1-A_v},\ Z_2=\frac{Z_F}{1-1/A_v}$

• $Z_F$를 통하는 전류 $I$는 $Z_1,\ Z_2$를 통하는 전류 $I_1,\ I_2$와 동일해야 함

  • node 1의 전압이 $V_1$, node 2의 전압이 $V_2=A_vV_1$일 때,
  • $I=\frac{V_1-A_vV_1}{Z_F}=\frac{(1-A_v)V_1}{Z_F}$
  • $I_1=\frac{V_1}{Z_1}$
  • $I_2=\frac{A_vV_1}{Z_2}$
  • 세 전류값이 모두 같으므로,
    $Z_1=\frac{Z_F}{1-A_v},\ \frac{Z_2}{A_v}=\frac{Z_F}{1-A_v}\rarr\frac{Z_2}{1-1/A_v}$

• 실제 BJT의 C-B, B-E / MOS의 G-D, G-S 사이에는 기생커패시턴스 $C_\mu,\ C_\pi$가 존재
  

  

  • ex. Common Source
    

    

  • $C_\pi$는 $C\mu$에 비해 영향이 거의 없으므로 무시
  • $C_\mu$는 각각 입력/출력 커패시턴스로 나뉨
  • MOS Gain $A_v=-g_mR_D$이므로,
    $C_{in}=\frac{C_F}{1+g_mR_D},\ C_{out}=\frac{C_F}{1+1/g_mR_D}$
  • 차단주파수 $w_{in}=\frac{1}{R_s(1+g_mR_D)C_\mu},\ w_{out}=\frac{1}{R_D(1+1/g_mR_D)C_\mu}$
  • 커패시턴스 증가로 C값이 증가하여 pole주파수가 감소하는 효과

• ex. Common Base
  

  

  • Miller Effect에 의한 $C_\mu,\ C_\pi$는 소신호 해석에서 $V_C$가 그라운드이므로 Miller effect 영향을 받지 않음

• ex. Cascode
  

  

  • Q1 : Base 전압이 소신호 해석에서 그라운드되므로 Miller effect 없음
  • Q2 : $C_\pi$는 그라운드이므로 Miller effect 없음,
    노드 X-Y 해석시 Q1은 $1/g_{m1}$로 해석되므로, Gain $|Y/X|=-\frac{g_{m2}}{g_{m1}}$가 되어 Gain이 거의 증폭되지 않아 Miller effect는 거의 일어나지 않음

• Emitter Follower

  • $C_\mu$는 소신호 해석에서 그라운드이므로 Miller effect 없음
  • $C_\pi$는 Emitter Follower Gain이 거의 1이므로 Miller effect가 거의 없음

4. Special Considerations

1. Charge-Control Approach

• long-base 다이오드 : $J_P(\infty)=0$
  • n-region hole charge $Q_P=qA\int_0^\infty \Delta p_n(x,t)dx$
  • $\frac{dQ_p}{dt}=i_{diff}(0)-\frac{Q_P}{\tau_p}$
  • 전하의 변화율 = 초기 diffusion - recombination으로 사라지는 전하량
• steady state에서 $I_{diff}=\frac{Q_P}{\tau_P}=\frac{qAL_Pn_i^2}{\tau_PN_D}[e^{V_A/V_T}-1]$
  $=\frac{qAD_Pn_i^2}{L_PN_D}[e^{V_A/V_T}-1](\because L_P^2=D_P\tau_P)$
  • short-base 다이오드 : $\frac{dQ_p}{dt}=A[i_{diff}(0)-i_{diff}(x_c)]-\frac{Q_P}{\tau_p}$
  • long-base 대비 흐르는 전류양이 늘어남

2. Narrow Base Diode

• 낮은 농도로 도핑된 영역이 minority carrier diffusion length보다 짧은 다이오드
  
  • $\Delta p_n(x_c)=0$
  • $\Delta p_n(0)=p_{n0}[e^{qV_A/kT}-1]\simeq\frac{n_i^2}{N_D}[e^{qV_A/kT}-1]$
  • $\Delta p_n(x)=A_1exp[-x/L_P]+A_2exp[x/L_P]$
  • By boundary condition,
    $\Delta p_n(x_c)=p_{n0}[e^{V_A/V_T}-1]\frac{sinh[x_c-x/L_P]}{sinh[x_c/L_P]}$
  • narrow base($x_c<<L_P$)일 때는 recombination 발생이 없음 : $\frac{\Delta p_n}{\tau_P}$
• $I_{Diff}=AJ_P(0)=I_0[e^{V_A/V_T}-1]$
  • $I_0=\frac{qAD_Pp_{n0}}{L_P}p_{n0}\frac{cosh(x_c/L_P)}{sinh(x_c/L_P)}$

• Punch-through
  • narrow base diode의 base부분이 전체적으로 depletion region이 되는 현상

3. Derivations from Characteristics

1. Overview

• 다이오드 I-V 특성
  • Reverse Bias : 전류가 거의 흐르지 않음
  • Forward Bias : 전압에 따라 거의 수직으로 증가 (저항에 의한 동작)
  • Reverse Breakdown : 매우 큰 역전압을 가해주면 다이오드 특성이 파괴됨

• forward I-V characteristics(log scale)
  

  

  • 약 0.3V 미만에서 q/2kT의 기울기로 증가하다가, 그 이상부터 q/kT로 빠르게 증가
  • 약 0.7V부터 저항 특성에 의해 exponential 특성을 벗어나서 linear하게 증가
• Reverse I-V characteristics(linear scale)
  

  

  • 이론상 reverse current $I_0\simeq10^{-14}A$지만, 실제로는 그보다 훨씬 크고(100pA단위), 또한 포화되지도 않는다
  • 매우 큰 역전압에 의해 breakdown이 발생하면 역방향으로 전류가 흐르게 된다.

2. Reverse Breakdown

• Breakdown Voltage는 도핑 농도가 낮을수록 높아짐
• Breakdown Voltage는 반도체 물질의 Bandgap이 넓어질수록 높아짐
• Avalanche Breakdown
  

  

  • Reverse Bias에 의한 electric field가 critical값보다 커지면 Carrier Multiplication 발생
  • Carrier Multiplication : 기울어진 Band에서 전자가 방출하는 에너지가 매우 커지면서 valance band의 전자를 conduction band로 이동하는 과정이 반복되면서 캐리어가 기하급수적으로 증가하는 현상
    

    

  • pn junction 공정 시 경계면이 수직이 아닌 곡면으로 나타나는데, 이 부분에서 electric field가 강하게 걸리기 때문에 breakdown이 먼저 발생하게 된다.
• Zener Breakdown
  

  

  • p, n 반도체 도핑 농도가 높은 경우
  • 얇은 depletion layer ($<\sim10nm$)에 의한 터널링 현상
  • p-type의 valance band 준위가 n-type의 conduction band 준위보다 위에 있어야 발생
  • Avalanche보다는 breakdown voltage가 낮음 : $<6E_g/q$
  • 온도가 높아지면 depletion region이 넓어져 breakdown voltage는 감소 (Avalanche breakdown은 증가)
  • avalanche 대비 breakdown이 완만하게 발생

3. Recombination-Generation Current

• depletion layer에서 Recombination 혹은 generation이 발생
• depletion layer $J=const$이므로 일정량의 캐리어를 유지하기 위해 quasi-neutral region에서 캐리어가 추가 공급되면서 전류 증가
  

  

• forward bias : recombination에 의해 majority carrier injection으로 전류 증가
• reverse bias : generation에 의해 p-type valance band 전자가 conduction band로 이동, 생성된 Electron-Hole pair는 각각 majority carrier 방향으로 이동

• R-G current

  • $\frac{\partial n}{\partial t}|_{R-G}=-\frac{np-n_i^2}{\tau_p(n+n_1)(\tau_n(p+p_1))}$

    • $I_{R-G}=-qA\int^{x_n}_{-x_p}\frac{\partial n}{\partial t}|_{R-G}dx$'

  • Reverse Bias : $\frac{\partial n}{\partial t}|_{R-G}\simeq\frac{n_i^2}{\tau_pn_1+\tau_np_1}\simeq\frac{n_i}{2\tau_0}$

    • $\tau_0=\frac{1}{2}[\tau_pe^{(E_T-E_i)/kT}+\tau_ne^{(E_i-E_T)/kT}]$
• $I_{R-G}=-qaW\frac{n_i}{2\tau_0}$
  • Total Forward Current = Ideal diffusion current + recombination current
    • $I=I_{01}[e^{qV_A/kT}-1]+I_{02}[e^{qV_A/2kT}-1]$
    • diffusion current가 recombination current보다 온도 및 $n_i$에 더 민감하다.
      • $I_{diff}\propto e^{V_A/kT}, n_i^2$
      • $I_{R-G}\propto e^{V_A/2kT}, n_i$
    • 즉 depletion region이 좁을수록 다이오드는 이상적인 경우에 가깝게 동작
  • Total Reverse current = Ideal diffusion current + Generation current
    • $I=I=I_{01}[e^{qV_A/kT}-1]-\frac{qAWn_i}{2\tau_0}$
    • diffusion current는 $n_i$의 영향을 받기 때문에 Ge반도체는 거의 ideal한 동작을 하며, Si나 GaAs반도체는 그 값이 상대적으로 낮아 reverse current는 포화되지 않는다.
    • 온도가 높아지면 반도체는 ideal한 상태와 비슷하게 동작

4. Deviations at High Current

• 전류 증가 > p, n영역의 전압 강하 증가
  

  

• Junction Voltage $V_J=V_A-IR_S$
  • $\Delta V\equiv V_A-V_J=IR_S$
  • $I=I_0[e^{V_J/nV_T}-1]=I_0[e^{(V_A-IR_S)/nV_T}-1]$

• High level injection : minority carrier injection으로 인해 농도가 majority carrier보다 높아지는 현상
  • $np\simeq (\Delta p)^2+n_i^2$
  • $\Delta p\simeq n_i[e^{V_A/2V_T}-1]$
  • $I\propto[e^{V_A/2V_T}-1]$
  • high-level injection에 의해 I-V characteristics에서 차이 $\Delta V$ 형성

5. Deviations from Ideal

• A : 역전압에 의한 breakdown
• B : generation current에 의해 ideal reverse current보다 더 낮은 전류가 흐름
• C : low-level recombination current
• D : high-level injection current
• E : 저항 특성에 의해 linear하게 증가

2. Ideal Diode Equation

1. Quantitative Derivation

• pn diode 구조
  

  

  • depletion region 외에는 거의 Neutral한 상태로 가정
  • Equation of state

    • Minority Carrier Diffusion (to quasi-netral p-region) Eq. :
      $\frac{\partial\Delta n_p}{\partial t}=D_N\frac{\partial^2\Delta n_p}{\partial x^2}-\frac{\Delta n_p}{\tau_n}=0:x\leq-x_p$

    • Depletion Region Continutiy Equation :
      $\frac{1}{q}\frac{dJ_N}{dx}+\frac{\partial n}{\partial t}|_{R-G}=0$
      $-\frac{1}{q}\frac{dJ_P}{dx}+\frac{\partial p}{\partial t}|_{R-G}=0$

  • Boundary Condition
    • Ohmic Contact : $\infty$ R-G rate = excess carrier가 없음
      • $\Delta n_p(-\infty)=\Delta p_n(\infty)=0$
    • depletion region 경계

      • $\Delta n_p(-x_p)=n_{p0}[e^{V_A/V_T}-1]$
        $\simeq\frac{n_i^2}{N_A}[e^{V_A/V_T}-1]$

        • $n_{p0}$ : Quasi-Neutral p-region의 전자 농도

      • $\Delta p_n(x_n)=p_{n0}[e^{V_A/V_T}-1]$
        $\simeq\frac{n_i^2}{N_D}[e^{V_A/V_T}-1]$

        • $p_{n0}$ : Quasi-Neutral p-region의 전자 농도

• Major Assumption
  • steady steate, 1차원 계산
  • non-degenerate : 볼츠만 근사
  • Minority carrier가 반응의 주 요인으로 가정
  • Low-level Injecton
  • drift, diffusion, Thermal R-G 외의 반응은 없음
  • depletion region에서는 Thermal R-G는 거의 없음
    • $J=J_N+J_P=const$

• drift, diffusion, Thermal R-G 외의 반응이 없을 때

  • $x\leq-x_p$

    • $D_N\frac{\partial^2\Delta n_p}{\partial x^2}-\frac{\Delta n_p}{\tau_n}=0$
    • $J_N=qD_N\frac{d\Delta n_p}{dx}$

  • $x\geq x_n$

    • $D_P\frac{\partial^2\Delta p_n}{\partial x^2}-\frac{\Delta p_n}{\tau_p}=0$
    • $J_P=-qD_P\frac{d\Delta p_n}{dx}$

  • quasi-neutral region에서 전계 $\epsilon\simeq0$이므로 drift 전류는 무시