1. pn Junction Fabrication
1. Fabrication Processes: Basics
- pn diode 구조
- n+n^+ 웨이퍼에 도핑 농도가 낮은 n-type region을 epitaxy로 형성
- n-type region에 p+p^+ diffusion 형성
- ohmic metal : 금속과 region 사이의 I-V 특성이 저항과 같이 동작(저항값 매우 낮음)
- anode/cathode를 통한 다이오드 특성을 손상시키지 않도록 contact 형성
- 실제로는 diffusion 영역 측면이 곡면으로 형성되지만, 평면 접점 대비 영향이 적어 평평하게 접해 있는 것으로 간주
- Initial Cleaning
- 웨이퍼 생성 직후 웨이퍼를 세척
- DRAM 1주기(pitch)의 절반을 넘는 크기의 입자 하나만 존재해도 칩 전체에 영향을 줄 수 있음
- ppb(10억분의 1) / ppt(1조분의 1) 단위의 오염에도 불안요소 존재
- 통상 화학적으로/특정한 경우 플라즈마를 이용하여 웨이퍼를 세척
- Thermal Processing
- Oxidation
- 웨이퍼를 고온의 Furnace 내에서 가열 > 실리콘이 가열되면서 산소와 결합(SiO2SiO_2)
- oxide 두께의 조절 요인
- 온도 : 높을수록 두꺼워짐
- 시간 : 길 수록 두꺼워짐
- 물질 : 증기 주입 시 두꺼운 산화물, 건조한 공기의 경우 얇은 산화물
- Rapid Thermal Processing
- furnace의 단점 : 급격하게 가열 시 웨이퍼가 깨질 수 있음, 온도 조절이 느림
- 웨이퍼에 상/하단에 빛 조사 > 고온으로 순간 가열, 냉각
- Selective doping, Diffusion
- 원하는 영역에 원하는 양을 Doping하는 공정
- 산화막 위에 Photoresist로 패턴 형성 : 산화막이 diffusion mask 역할
- 이후 에칭 공정으로 패턴을 제외한 산화막과 PR층 제거
- 가열 공정으로 이온 도핑
- 원하는 영역에 원하는 양을 Doping하는 공정
- 2-step process
- Predeposition : 원하는 양의 불순물을 주입
- Drive-in : 원하는 깊이까지 불순물을 영역 형성
- Oxidation
- Ion Implantation
- Ion implanter로 이온화된 불순물을 추출, 가속하여 웨이퍼에 주입
- 진공 공정이기 때문에 불순물이 적음
- 이온 전류를 측정하여 불순물의 양을 정확히 조절 가능
- 가속 전압(주입 에너지)를 조절하여 도핑 깊이를 조절 가능
- photoresist가 implantation mask 역할
- positive PR : 빛을 받은 부분에 패턴 형성
- negative PR : 빛을 받지 않은 부분에 패턴 형성
- implant 이후 PR층을 제거한 뒤 열처리(Anneling)
- 주입한 이온이 자리를 잡고, 주입에 의한 손상 제거
- Ion implanter로 이온화된 불순물을 추출, 가속하여 웨이퍼에 주입
- 박막 증착(Thin Film Deposition)
- Sputtering
- 이온을 sputtering target에 조사
- 분리된 target atom이 웨이퍼 위에 박막 형성
- 이온과 인가 전압차가 클 수록, 조사 이온이 많을수록 박막이 두꺼워짐
- Evaporation
- 용기에 source material을 담은 후 전자 빔을 조사
- 증기가 된 source material이 회전하는 웨이퍼에 박막 형성
- 초반에 source material 표면이 오염되었을 수 있으므로, shutter를 닫은 후 표면 불순물을 shutter로 이동시킨 후 증착 진행
- CVD (Chemical Vapor Deposition)
- 원료(Precursor)와 희석재(Diluent, 보통 질소나 산소)를 주입
- 열을 가해 화학반응 유발
- 웨이퍼 위에 반응 결과물이 증착
- Poly-Si : SiH4⇒Si+2H2SiH_4\rArr Si+2H_2
- SiO2SiO_2 : SiH4+O2⇒SiO2+2H2OSiH_4+O_2\rArr SiO_2+2H_2O
- Si3N4Si_3N_4 : 3SiH4+4NH3⇒Si3N4+12H23SiH_4+4NH_3\rArr Si_3N_4+12H_2
- 텅스텐 증착 : WF6+3H2⇒W+6HFWF_6+3H_2\rArr W + 6HF
- PECVD : 원료/희석재를 플라즈마 형태로 주입 시 저온에서 CVD 공정 가능
- LPCVD : 저압(상압)에서 CVD공정
- Epitaxy
- CVD는 필름이 비정질(amorphous) 형태로 형성
- Epitaxy : epi(on) + taxy(order) : 크리스탈의 배열/순서/구조가 웨이퍼 위에 순서대로 형성되는 것
- n-type substrate 위에 p-type epitaxy로 pn junction 형성 가능
- diffusion이 거의 없으므로 step junction 형성
- Sputtering
- Photolithography : 실리콘 위에 원하는 회로 형성
- spin coat
- 웨이퍼 위에 감광액을 뿌리면서 회전, 원심력에 의해 균일 도포
- soft bake 공정을 통해 감광액의 용매 성분을 제거
- 포토마스크에 UV선을 쬐어 웨이퍼에 패턴 형성
- positive PR : 빛을 받은 부분에 패턴 형성
- negative PR : 빛을 받지 않은 부분에 패턴 형성
- light source
- 빛의 파장이 짧을 수록 패턴이 정밀해짐
- spin coat
- Etching
- Chemical Etching
- 화학물질을 사용, 모든 방향으로 동일하게 진행(isotropic)
- 목표한 사이즈보다 패턴이 작아짐(undercut)
- Dry etching
- 플라즈마를 이용하여 식각
- 에칭 방향으로만 식각되는 성질이 있어 정밀한 식각 가능
- Chemical Etching
- Planarization
- CMP (Chemical Mechanical Polishing)
- 웨이퍼에 화학 물질(slurry) 공급
- 패드로 압력을 가하면서 표면을 평평하게 가공
- CMP (Chemical Mechanical Polishing)
2. Fabrication of pn Junctions
- n-p junction : p-type silicon
- 실리콘 산화막 생성
- PR층 형성, 마스크를 통해 UV 노광
- PR층 제거, 패턴 형성
- N-type 이온 주입
- diffusion 영역 형성
- 전극 형성을 위해 Al 금속층 형성
- PR층 형성, 마스크를 통해 UV 노광
- N-type 영역 위에만 Al 전극층 형성
- 알루미늄의 산화 방지를 위해 Si3N4Si_3N_4층 형성
- 도선 연결을 위해 Si3N4Si_3N_4층 일부 식각
- P-type 접점 형성을 위해 N-type측 PR층 생성
- P-type substrate에 Au층 형성
- Anode(P) 접점은 Metal lead 위에 반도체 접합하여 연결, Cathod(N) 영역은 wire bonding으로 연결
- 접합면 농도 변화
- Impurity Diffusion : Diffused junction
- 이온 주입을 이용하여 p-n junction 형성시 일정하게 변화하는 접합 형성
- 접합면에서의 농도차는 거의 선형
- predeposition 시 급격한 농도 변화
- Drive in 공정 후 농도 변화는 점진적으로 변화
- Epitaxial Growth : Grown junction
- 접합면에서 농도가 급격하게 변화 (step junction)
- metallurgical junction : 접합면 ND−NA=0N_D-N_A=0, p-n의 경계
- Ion Implantation : Implanted Junction
- Implantation energy가 높을수록 더 깊은 도핑 가능
- 이온을 여러번 주입하여 반도체 특성을 조절 가능
- Impurity Diffusion : Diffused junction
- Doping Profile
- metallurgical junction (ND−NA=0N_D-N_A=0)의 위치가 pn junction의 특성을 결정하는 주요 요소
- step junction : implant, shallow-diffusion, grown junction 시 형성
- linearly graded junction : deep-diffusion 시 형성