[CMOS 아날로그 회로설계 기초] 5. Frequency Response

• Cascode : gain의 증폭
• Frequency Responce : 속도(응답특성) 확인

---

Pole

• RC회로의 pole
  

  

  • gain $A_V=\frac{1/RC}{s+1/RC}$
    • 주파수의 함수로 표현 : $A_V(f)=\frac{1}{1+jwRC}$
    • 차단주파수 $f_C=1/2\pi RC$
      • $A_V(f)=\frac{1}{1+jf/f_C}$
• Multiple Poles( non-interacting poles )
  

  

  • 커패시터 영향이 서로 분리되어있는 경우
  • 커패시터 개수만큼의 Pole 형성
  • $V_x = \frac{R_1 R_2}{sR_1 R_2 C_1 + R_1 + R_2}\left(\frac{V_{in}}{R_1}+\frac{V_{out}}{R_2}\right)$
  • $V_{out} = \frac{V_x}{sR_2 C_2 + 1}$

    출처 : electronics.stackexchange

---

Miller Effect

• Gain을 갖는 두 노드 사이에 임피던스 Z가 있을 때,
  임피던스 중간을 나누어 Ground된 두 등가회로로 해석 가능

• $Z_X=\frac{Z}{1-A_v}$ ( $A_v : X-Y 사이의 Gain$ )

• $Z_Y=\frac{Z}{1-A_v^{-1}}$

• ex) op-amp & Capacitor
  

  

  • 커패시터 임피던스를 분리
  • $C_1=C_F(1-A_v)$
    • 입력단에서 보는 C값은 opamp에 연결한 $C_F$보다 증폭되어 보이는 효과
    • $A_V=\frac{1}{1+sRC}$에서 C의 증가로 인해 pole값 감소
  • $C_2=C_F(1-A_v^{-1})\simeq C_F$

---

MOS amplifier

• Common Gate의 Pole 형성
  

  

  • Drain, Source단에 형성된 커패시터가 각각 Pole을 형성
  • 두 pole 중 작은 값이 소자의 속도 결정
• Common Source의 pole 형성
  

  

  • 입력~출력 사이에도 커패시턴스 $C_{GD}$ 형성
  • Miller's Effect를 이용하여 $C_{GD}$를 분리하여 해석
    • 입력측에서는 $C_{GDin}=(1+g_mR_D)C_{GD}$
    • 출력측에서 $C_{GDout}\simeq C_{GD}$
• Current Mirror
  • sigle-end Current Mirror에서 전류를 만드는 쪽은 커패시턴스가 증가하는 효과에 의해 차단주파수가 낮아질 수 있음(Mirror Pole)

---

Frequency Response

• RC 회로의 Pole $p=1/RC$
  • 응답함수 $H(w)=\frac{1}{1+jw/w_C}$
    (Phasor)$=\frac{1}{\sqrt{1+(w/w_C)^2}}\angle-tan^{-1}\frac{w}{w_C}$
• pole값이 s-plane의 좌반면에 있을때 시스템이 stable
  

  

  • Bode plot 작성시 Pole 주파수 $w_c$에서 $\theta=45\degree$
  • pole당 위상이 $-90\degree$ shift
  • gain은 decade(10배)당 -20dB
• RC회로의 zero $z=0$
  • zero당 $90\degree$ shift
  • gain은 decade당 +20dB