[CMOS 아날로그 회로설계 기초] 4. Differential Amplifier

Basic Op-amp

• 단일 신호 (Single-ended signal)
  • opamp 한 쪽은 접지
  • single-end 신호에 대해서만 사용됨
• 차동 신호 (Differential signal)
  • 회로 자체로 인해 발생하는 노이즈가 존재 (Bond-wire의 인덕턴스 등)
  • source 전원 $V_{DD}$에 포함된 노이즈를 상쇄
  • 단일 증폭기 대비 최대 swing이 2배
  • biasing이 간편
  • linearity 우수(2n 고조파 제거 가능)

---

• 잡음 감소
  • 보드, IC 등의 신호선 근처에 클록선이 지나면 신호선과 클록선 사이 C특성에 의해 노이즈 발생
  • 거리를 두는 것이 가장 좋음
  • 반대 클록선을 2개 두어 노이즈 상쇄
    

    

---

Differential Pair

• Source Coupled Pair라고도 함
• 메모리에서는 sense amplifier라고도 함 (Read의 약한 신호 증폭)
• Sampler라고도 함(샘플링 신호 증폭)

• opamp 구조
• source단 전류가 일정하게 유지되면 전압이 어느정도 변동되어도 stable한 동작 가능
  • 한쪽 전압이 과하게 커지면 전압이 큰 쪽에 모든 전류 할당 (전류 독차지 현상)

---

Common-Mode Response

• 양단 Gate가 같은 신호 입력
• M1, M2가 모두 saturation 상태여야 함
  • $V_{GS1}+(V_{GS3}-V_{TH3})\leq V_{in}\leq$
    [ $V_{DD}-(R_DI_{SS}/2)+V_{TH1}$, $V_{DD}$ 중 작은 값 ]
  • 일정 범위 내에 있으면 전압 이득은 전압에 독립적
  • 범위를 벗어나면 gain 감소
• Differential Transconductance $g_m$ : 두 전압이 같을 때(Common-Mode) 최대가 됨
• Common-Mode Gain
  

  

  • 노이즈가 섞인 Common-Mode 신호의 경우 출력에 noise가 포함
  • $A_{V,CM}=\frac{V_{out}}{V_{in,CM}}$
  • Common Mode Gain은 다른 Gain과 달리 작을 수록 유리(이상적인 경우 0)
    • Drain 저항의 mismatch 최소화 : 설계시 저항의 크기를 크게
    • tail(source단) 저항값 증가
    • 트랜지스터 간 mismatch 최소화

Virtual Ground

• 차동 증폭기 입력이 bias를 기준으로 대칭저긍로 변화하면 small signal에서 가상 접지로 해석 가능
• Half-Circuit : 차동 증폭기 Source단이 접지된 상태로 해석되므로 각 회로를 나누어 해석 가능

---

• 공통 모드 제거비
  • Common-Mode Rejection Ratio(CMRR)
  • $CMRR_{SE}=|A_{DM}/A_{CM}|$
  • $CMRR_{diff}=|A_{DM}/A_{CM-DM}|$

---

능동 전류 미러 (5TR Op-amp)

• 차동 증폭기의 single-end 출력 구성시 출력 반대편에 current mirror 구성
• current matching은 깨지지만 single-end 출력시 발생하는 gain 손실 방지