[디지털시스템] 2. Sequential Logic

• Sequential Logic : 현재 출력이 과거 출력에 영향을 받음
• $O_{combinational} = f(input)$
• $O_{sequential} = f(input, O_{present})$

Bistable Elements

• clock signal
  • 전압이 공급되면 디지털 회로는 클락에 따라 움직임

    

  • high-low 시간을 합쳐 주기 period라고 함.
  • 주파수 = 1 / 주기
  • duty cycle = high / period (invert clock의 경우 low/period)

---

• Latch : 입력이 바뀌면 출력도 바뀜
• Flip-Flop : 클록이 바뀔 때 출력이 바뀜

---

Flip Flop

• 이하 모든 Flipflop 해석은 Clock Rising edge일 때 신호를 읽는 것으로 가정

---

• D flip-flop
  

  

  • (a) D flip-flop 내부 구조 : 2개 latch를 조합하여 사용
  • (b) truth table : D 신호에 따라 다음 신호를 결정, 그 외에는 현재 상태를 유지
  • (c) D flip-flop 회로 기호

• $t_{pLH} / t_{pHL}$

  • 신호가 low > high / high > low로 바뀌는 시간

• $t_{hold} / t_{setup}$

  • 클록이 바뀌기 후/전에 신호가 유지되어야 하는 시간
  • 이 시간 범위 내에 신호가 바뀌면 출력 신호가 불안정하게 된다.

• setup/hold time을 이용하여 D flip-flop의 최소 클록을 구할 수 있다.

• D flip flop with PR and CLR

  • Clock과 무관하게 PR(preset) 입력 시 on
  • CLR(clear) 입력 시 off

• D flip flop with enable : enable이 입력될 때만 flip flop이 동작, 이외에는 이전 신호를 그대로 유지

---

• S-R Flip Flop
  

  

  • S(set)=1 : Q = 1
  • R(Reset)=1 : Q=0
  • S, R이 모두 0 : 이전 신호 유지
  • S, R이 모두 1 : not allowed(신호 불안정)
  • scan flip-flop
    

    

    • 데이터 입력 외에 test용 enable, input이 별도로 존재
    • test enable이 high가 되면 data 대신 test input의 데이터가 입력으로 들어간다.

---

• J-K flip flop
  

  

  • S-R flip flop에서의 단점을 보완
  • J가 Set, K가 reset 역할
  • J,K가 모두 high가 되면 출력을 반전

---

• T(toggle) flip-flop
  

  

  • T에 on 입력 시 출력이 반전
  • T off일때는 출력 유지
  • J-K flip flop의 J, K단자를 연결한 것과 같은 동작

Clocked Synchronous State-Machine Analysis and Design

• state machine = sequential circuit(순차회로)
• clocked : flip-flop에서 클록 입력
• synchronous : 클록이 변화할 때 상태가 변화 / 모든 flip-flop은 같은 clock signal에 따라 변화

---

• Mealy machine
  

  

  • F(combinational logic)로 n개의 flip-flop으로 구성된 상태 메모리의 입력을 정의
  • F(next-state-logic)과 G(output logic)는 현재 상태와 입력의 조합으로 구성

---

• Moore machine
  

  

  • Mealy와 다르게 출력은 현재 상태만으로 구성
  • next-state는 현재 상태와 입력의 조합으로 구성

---

• Characteristic Eq.

  • 입력과 현재 상태 Q(t)로 직후의 상태 $Q(t+\epsilon)$를 표현하는 논리식
  • ex. S-R FF

    

  • 위 식을 단순화하면 Q*=S + R`Q의 식으로 나타난다.

• Transition Eq.

  • Excitation Eq. : 입력 단자의 논리식
  • Characteristic Eq. : state memory의 다음 상태를 정의
  • Transition Eq. : excitation eq.를 이용하여 다음 상태를 정의
  • output Eq. : 시스템의 출력

• state machine
  

  

  • 상태표를 그림의 형태로 표현
  • mealy machine
    • 다음 상태와 출력이 현재 상태와 입력의 조합으로 구성
    • circle에는 현재 상태, 화살표는 입력의 변화를 표시
    • 입력이 변화할 때 출력과 상태가 모두 변하므로, 화살표에 입/출력을 모두 표기한다.
  • moore machine
    • 출력은 현재 상태로, 다음 상태는 입력과 현재 상태의 조합으로 구성
    • circle 안에 출력이 표시되며, 화살표에는 입력의 변화만 나타난다.

Clocked synchronous state-machine design

• Design example
  • 입력 A, B, 출력 Z를 갖는클록 동기화 machine를 설계
  • 다음의 경우 Z=1:
    • A가 2개 tick동안 같은 값을 유지하는 경우
    • 위 조건을 만족한 이후 B가 1을 유지하는 경우
  • 그 외 Z=0

    

  • 위 조건을 기준으로 하는 state table 작성

    

    • INIT : 초기 상태
    • A0(A1) : 이전에 0(1)이 입력된 경우
    • OK0(OK1) : 이전에 0(1)이 두번 입력된 경우
  • State Assignment
    • 1-bit = 1-flip flop
    • 상태의 개수 = m이라고 할 때 최소 flip flop # = $\lceil log_2m\rceil$
    • 주어지는 조건의 영향을 많이 받게 됨
      • D-flipflop을 쓸 것인지/J-K flipflop을 쓸 것인지
      • SOP/POS 표현 중 어떻게 나타낼 것인지